# PATENT ABSTRACTS OF JAPAN



(11)Publication number:

59-232464

(43) Date of publication of application: 27.12.1984

(51)Int.CI.

H01L 29/80 H01L 21/28

(21)Application number: 58-106799

(71)Applicant: HITACHI LTD

(22)Date of filing:

16.06.1983

(72)Inventor: MORIMITSU HIROSHI


KUROKAWA ATSUSHI

# (54) COMPOUND SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To prevent the variation of pinch-off voltage caused by an usual heat treatment in manufacturing process by forming a gate electrode out of two layers in which high-melting-point metal is used for the first layer of the substrate side and aluminum is used for the second layer.

CONSTITUTION: On a semiconductor substrate 11, a source electrode 14, a drain electrode 15 and a gate electrode 16 using Schottky barrier are arranged to form a Schottky barrier FET. The gate electrode 16 is formed out of two layers and for the first layer 161 on the substrate side, the high-melting-point metal using at least one selected out of molybdenum (Mo), tungsten (W), tantalum (Ta), niobium (Nb), hafnium (Hf), chromium (Cr) and titanium (Ti) is used, and for the second layer 162 on another side, aluminum is used. Consequently, a position of the Schottky barrier is fixed in the position when forming gate electrodes and is not moved by the heat treatment during the following manufacturing process thereby preventing variation of pinch-off voltage.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(B) 日本国特許庁 (JP)

00 特許出願公開

◎公開特許公報(A)

昭59—232464

①Int. Cl.<sup>2</sup>H 01 L 29/8021/28

識別記号

庁内整理番号 7925---5 F 7638--5 F **砂公開 昭和59年(1984)12月27日** 

発明の数 1 審査請求 未請求

(全 3 頁)

60化合物半導体装置

到特

顧 昭58-106799

魯田

頭 昭58(1983) 6月16日

@発 明 者 森光廣

国分寺市東恋ケ淺一丁目280番 地株式会社日立製作所中央研究 所内 @ 報 者 無川敦

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

砂出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁

自6番地 .

四代 理 人 弁理士 中村純之助

#### 94 an 42

- 1. 范明の名称 化合物半勒外装置
- 2. 特許別水の範囲

111 事事体終板上にソース短標、ドレイン電観およびショットキバリでを閉いたゲート窓橋を影成したショットを保護世界効果トランジスタを少なくとも程する化合物準解体破骸であって、新記ゲート電幅を2酸に形成し、その話板側の第1配に高配点食馬を、他の側の第2面にアル(エウム(AZ)を用いたことを静徹とする化合物半導体鼓酸。
(2) 特許増水の聴闘婦1項に配紙の化合物学群体して、キリブデン(Mo)、タンチステン(W)、タンタル(Te)、ニオブ(Nb)、ハフニウム(Hi)、クコム(Cr)、キタン(Ti)の群から選ばれた少なくとも一者を用いたことを特徴とする化合物や部体設置。

 売別の削削な説明 【発明の利用分野】 本類別は、半球体毒板上に形成されるショット 中陸型電影効果トランジスタ(以下 MESFET と記す)において、数的に安定でかつリート抵抗の扱いゲート電極を有するようにした化分物単導体設置に関するものである。

#### (発明の背景)

GaAs MESPBTのゲート電板いわゆるショット
・電板に要求される健能のなかで代表的なものは、
高耐熱性と低電気抵抗性である。GoAs 半線体拮抗
たって、 CoAs を持たに満たすくとは困難である。 純米の AL ゲート電位は、
特易に蒸煮でき、 密発性も良く、 かつ相気抵抗が
低いととから、 よく用られてきた。 しかし、 紫子
作成でゲート 電極形成後に行われる熱熱理3日、
例えば SiO2 の CVD (化学器智能) プロセス時に結
板加動を受けると、 AL が CaAs 孫依内に 拡張し、
ビンナオフ電圧(Vo) がイネン行込みで設定した
はから変験してしまう。 そして、 Cの の変弱 最はイオン打込みのプロファイル等に関係し、 業子作成
よ Vo の再現は関係であった。また、 Cの MESPET

## 特別昭59-232464(2)

を高級で動作させた場合、その劣化現象が増大し、 特性を劣化させるという問題があった。また、 GaAs MESFETもよびこれを主要構成要素とする GaAs IC (集放回路)において、実験の家に受ける熱熱理による特性変化を防ぐ必要があるという 欠点があった。

r p 🌗

#### (発明の目的)

本発明の目的は、上記した従来技術の欠点をなくし、その製造工程で受ける通常の熱処理によってはピンチャフ定比 V。が変動することなく、製的に安定でかつ高値顕微を有し、しからケート電流の低いゲート電流を有する CaAs MESTET を 協供することにある。

#### 「死明の母祭)

水雅明は、上記目的を造成するため、デートな 塩を 2 層に形成し、その芸芸側の第 1 層に高融点 金調を、第 2 盤にアルミニウムを用いるととか、 その要点である。

高温状態では、CaAs 毎半確体設調で政策された 金属が単準体中へ拡散して、ショットを開致の位 便が平準体内部へ移動していく現象が切られてい る。そして、この拡散する量は企路の種類によっ て胴なり、会(Aa)、自会(外) 帯核拡散開始温度 か350で以下の低弱である。一方、選邦金属、例 えばタンピステン (w)、ケンタル(Ya)、ニオブ (Nb)、ハフニウム(用)、モリブデン(Mo)、チク ン (Ti)、9 o 4 (Cr) 等の高敞点金額は、その弦 放照始級皮が比較的高いものが多い。このため、 本苑明のごとく、ショットキ欧笠を形成する第1 の金属版に上記した商願点食原を、気での食風類 化低低抗の AL を用いれば、ショットキ際数の位 設がゲート電極形成時の位像と脳定され、以後の 製造工程中で受ける動型型によって変頭しないた め、ピンテオフ粧圧 Vo を制御しやすくなる。ま た、第20金属層を形成する AC は電気伝導度が 高いので、低揺抗のゲート電極を実現することが できる。さらに、新りの金銭間を形成する高度点 金銭は、Aeが GaAsへ拡散するのを断ぐ位後へり 7として悩くため、熱性型に対して突定した確認 となっている。また、AC は高触点会既に対して映

# 着性が良いので、くの2解版はリフトオフを使って容易にゲート電極に形状加工することが可能である。

# (発明の実施例)

以下、本発明の一般拡張を説明する。第18日 は試作した GaAs 华原体收置中の GaAs MESFET の…断頭を示す断面図、同図(b)はその部分征火図 である。対において、11 は半粒療法の GeAe 結晶 叔であり、てれに Si イギンをイオン打込み法によ って注入し、800℃、20分四アニールし、活性層 12を形成し、オーミック電磁の個接性機能を実現 するためにその両側に nt 顧13を彫成する。次に、 ソース性板10とドレイン電板15として、AuGe(Go 3 重異第7、Ni、Au の 3 周膜 (関係の合計 3009 Å) を蒸着し、水黒紫斑魚中でブロイレ、オーミック 電流を能域する。さられ、ゲート電弧16として、 Mo 以 161 をはさ 500 Å、AL 版 162 を招き 1000~ 2000人に、それぞれ電子ピーム探看出あるいはス パッタ蘇脅強によって独幹する。なお、以下、二 植材料の数隔を数胎脳に Mo/AL のじとく記述す

る。その後、顧問他縁順行として、PSG 頭を敷き6000 Å に常任 GVD 能によって形成し、 演説の部分に電極孔18をホトリソグラフィ技術によって形成する。 最低に、第2 順目の配線金属部19として、割えば Mo/Au を約1/45 の原本に被得する。 この間ケート電信16形成後の製造工程で 400 での 無処理を受けるが、 GaAs 中への Mo の製液によって起こるピンチオフ選近 Vo の 優酷は視測されなかった

第2回位、ゲート電源に Mo/AL を用いた CaAs MESPET の、400 で での粉起圏によるピンチオフ 電圧 Vp の時間的な投頭を測定した結果を示したものである。この間は、4時間までの熱処理では Vp の変数は観測されず、GeAs 指示的へゲート 迅 感の急調である Ma、AL が拡散していないことを示している。なお、ショット キザイオードの C-V 特性の測定からも、ゲート電低金属の拡散がないことが判明している。全た、ゲート電信と Mo/AL のほか、W/AL、FI/AL、Nb/AL、Ta/AL を刊いた CaAs MESPET においても、海帯に 400℃の効

# 1184 55-232464 (3)

処理に対して安定した特性が得られた。

第3 図は、竹川田を用いた GaAs MESPET の、 機々な設度での動処型によるピンテオフ電低 Vp の時間的震動を測定した結果を示したものである。 この関から、350 でより高級では Vp の食動がある ことがわかる。そのため、周辺絶縁版17の形成に は、350 で以下でプラズマ Sig Ni 版を用いる。その 結果、Ti/AL のゲート電磁16を用いて安定した CaAs MESFET 特性を得ることができた。また、 Cr/AL ゲート電極の場合も、間様な組集が得られ た。

#### [発明の効果]

本発明によれば、GaAs MBSPETおよびこれを主要構成要素とする GaAs !C において、製造工程で受ける通信の原処理ではピンチェフ程度が変勢することなく、しかもゲート振成の低い GaAc MBSPETが得られるので、製的に高俗複雑を行する高速の太子を再現性よく製造することができる。
4. 図面の側面な影響

野!國制は本施別による GaAs MESPET の一

断面を示す断面図、同個団はその部分を大図、第 2 図はゲート電枢に Mo/AL を用いた GaAs MESPET を 400 で で熱処理したときのピンチェフ電圧の時 関的な愛動を制度した結果を示す特性関、第3両 はゲート電線に Ti を用いた GaAs MESPET の、 ピンチェフ電圧の変動の熱処理器度化存在で示す 特性図である。

#### 符号の説明

19…配接金属锅

11 GaAs 格而概	12…症核核
13 ··· a* 🛍	14…ソース電板
15…ドレイン関係	16…ゲート電源
161 ··· No 12	102 ··· A6 版
17…腐圆枪绿旗	18… 製猛化

代租人并理士 中 村 施 之 助

